

High Performance Coding (HPC)
Semestre printemps 2018-2019
Contrôle continu 1
17-4-2019

Prénom: *Corentin*

Nom: *Basler*

-
- Aucune documentation n'est permise, y compris la feuille de vos voisins
 - La calculatrice n'est pas autorisée
 - Ne pas utiliser de couleur rouge
-

Question	Points	Score
1	10	
2	10	
3	10	
4	10	
5	10	
Total:	50	

Note:

5.3

Question 1: 10 points

Pourquoi les processeurs Out of Order Superscalar modernes possèdent :

1. une pipeline ?

-1 clock La pipeline permet d'exécuter plusieurs instructions dans un temps réduit. En effet, à chaque tic de la clock, une nouvelle instruction peut être exécutée (en théorie). Cela réduit le temps total nécessaire pour exécuter un set d'instructions. Avec un processeur sans pipeline, chaque instruction est effectuée les une à la suite des autres. Or, une instruction prend du temps (fetch, decode, execute, memory, write back). Lorsque une sous-étape est terminée, l'unité attend l'instruction suivante. Une fois que la pipeline est pleine, à chaque coup de clock, une sous-étape est effectuée. Cela permet d'utiliser au mieux les capacités du CPU. *augmenter la vitesse d'horloge*

2. une ou plusieurs mémoire cache ?

-1 clock La mémoire cache est une mémoire plus petite que la mémoire principale mais aussi très proche du processeur, cette mémoire permet d'obtenir les données nécessaires plus rapidement si ces données sont présentes dans la cache. Lors d'un hit, le CPU perd nettement moins de temps à attendre que lorsque les données doivent être récupérées depuis la mémoire principale. Cela permet d'utiliser au mieux le processeur qui ne passe pas son temps à attendre les données. *corrélation temporelle et spatiale*

3. une unité pour la branch prediction ?

Avec la branch prediction, le CPU peut spéculer si un branchement va être fait ou non et commencer l'exécution des instructions suivant le résultat de la prédiction. Dans le cas où la prédiction est juste, les instructions suivant le branch (ou le non-branchement) sont déjà effectuées et le gain en performance est non négligeable.

✓ Exemple : boucle ; en fonction de corrélation, décide si un branchement va être pris, ou non.

4. une unité MMU et une cache TLB ?

✓ Les systèmes moderne utilise la mémoire virtuelle. Le rôle de la MMU est de traduire l'adresse virtuelle en une adresse physique. Cette traduction peut être longue. C'est pourquoi, il existe la TLB qui est semblable à une mémoire cache dans le sens où elle contient les adresses physiques relatives aux adresses virtuelles et permet d'obtenir directement l'adresse physique (si elle est présente dans la TLB) au lieu de traduire à chaque fois.

Question 2: 10 points

instrumentation mesure

8

Décrivez les différences entre gprof et perf-event

perf-event est un outil permettant de mettre en avant certaines caractéristiques du programme et/ou mesurer. Cet outil se base sur des compteurs hardware qu'il va lire pour fournir des informations relative à l'exécution du programme (info sur les caches, nombre d'instructions exécutées, etc.). Cet outil ne modifie pas le programme. pas besoin du code source; peut être utilisé sur un programme en cours d'exécution.
gprof est un outil permettant de faire de l'instrumentation automatique du programme, nécessite d'ajouter un flag à la compilation (-pg). Cette instrumentation modifie donc le comportement du programme. nécessite le code source (instrumentation se fait à la compilation); overhead très important; compilateur n'a pas forcément le même comportement.

Question 3: 10 points

CPU, Memory, power

Décrivez les trois principales limitations (Bounds) en performance.

CPU bound: Cette limitation représente la limitation au niveau du processeur. C'est-à-dire que le processeur est utilisé au maximum de ses capacités. Pour obtenir plus de performance, il faut un processeur plus puissant.


Memory bound: Cette limitation représente la limitation au niveau des accès mémoire. C'est-à-dire que la mémoire est mal utilisée (trop de cache-miss, etc.). C'est donc le temps que perd le processeur à attendre les données qui empêche le programme d'être performant. Il faut donc revoir la gestion de la mémoire dans le programme pour utiliser cette dernière mieux.

Power bound: Cette limitation est la puissance électrique nécessaire au système pour fonctionner. La consommation énergétique d'un système est souvent problématique de la cadre d'un système embarqué qui fonctionne sur batterie. Il faut donc limiter les performances pour avoir une consommation électrique plus faible.

I/O bound: trop d'accès à des I/Os (échange avec le monde externe)

Question 4: 10 points

Dans l'image vous voyez le schéma d'un Intel i7. Décrivez les blocs suivants :



1. 5-Way Decode

Ce bloc permet de décoder les macro-opérations en opération plus simple et plus rapide à exécuter. Les pop ont une taille fixe. Cette opération permet d'avoir un ISA de type CISC avec des instructions de tailles différentes et très complexe mais un temps d'exécution pour chaque pop très proche l'un de l'autre.

2. Rename/Allocate/Retirement

Dans ce bloc, les architectural registers sont mappés sur les physical registers (permet le register renaming qui permet la suppression de false data dependencies).

Les ressources pour les stores et les loads sont également allouées dans ce bloc. Le bloc contient également le reorder-buffer permettant au matériel de changer l'ordre d'exécution des instructions.

3 Scheduler

Le scheduler contient les pOPs en attente d'être exécutés. Les pOPs peuvent attendre une donnée depuis la mémoire ou attendre que l'exécution unit dont elle a besoin soit vide. Le scheduler contient deux registers files, un pour les entiers l'autre pour les vecteurs. Les registers contiennent les données nécessaires aux pOPs.

Reservation station

4 AGU

Le bloc AGU pour Address Generation Unit calcule les adresses utilisées par le CPU pour accéder à la mémoire principale.

Question 5: 10 points

Comparez les méthodes "Utilization Saturation and Errors" et "Top Down".

(USE <http://www.brendangregg.com/usemethod.html>)

(Top Down <https://github.com/andikleen/pmu-tools/wiki/toplev-manual>).

USE: construction d'une checklist permettant l'identification de bottlenecks ou d'erreurs

for every resource, check utilization, saturation, errors

↑
cpu, disks, buses

↑
avg time resource
is busy servicing work

↑
degree of extra work
which the resource
can't serve

← count of error events

Low utilization! = no saturation utilization is an avg!

TOP Down: Identify which part of CPU induces band (frontend or backend)

Ne peut pas identifier un problème si ce n'est pas dû à un CPU band!

Ces deux méthodes dont le but est d'identifier les bottlenecks ne sont pas équivalentes. En effet, USE offre une identification sur plusieurs ressources (CPU, Memory, Network, I/O) tandis que Top Down se concentre uniquement sur le CPU. Les deux méthodes peuvent donc être utilisées conjointement. Une première étape serait d'utiliser USE pour identifier un bottleneck sur un panel plus large de ressources et ensuite, si le bottleneck vient du CPU, on peut utiliser Top Down pour une identification plus précise du problème.